반도체 공정 [20] 금속 배선 공정 (2) 알루미늄 배선과 구리 배선
반도체 공정 [19] 금속 배선 공정 (1) MOL 공정: 실리사이드(Silicide) 공정, W-plug 공정반도체 공정 [18] 박막공정 (4) ALD(Atomic Layer Deposition)반도체 공정 [16] 박막공정 (2) PVD(Physical Vapor Deposition): Evaporation,
mayunchem.tistory.com
구리는 전기 전도도가 매우 높은 물질로 가정에서 쓰는 전기줄의 원료로 사용될만큼 전기적 특성이 매우 우수하다. 이전 시간에 말했듯이, 과거에는 구리 도선이 아닌 알루미늄 도선이 사용되었다. 그러나 소자가 미세화되고 Scale down이 진행되며 배선의 저항이 증가하며 신호 지연현상이 나타나게 되었다. 따라서 구리로의 배선 전환이 이루어졌다.
구리 역시 알루미늄과 마찬가지로 단점이 존재한다. 기존 알루미늄과 같은 방법으로 증착 후 패턴을 에치하는 경우 물질이 잘 제거되지 않는다. 또한, 식각은 챔버 내에서 반응에 의해 반응물과 부산물이 형성되고 이것들이 휘발되어 제거하는 것인데 식각시 사용되는 Cl이나 F와 결합한 Cu는 잘 휘발되지 못한다.
그렇기 떄문에 Cu 배선 공정은 증착 후 식각하는 것이 아닌, 절연막에 먼저 Trench를 만든 후 여기에 구리를 채우고 CMP공정으로 구리를 연마하는 다마신 공정을 이용한다.
다마신 공정
다마신 공정(Damascene)이란 미리 만들어놓은 틀 위에 응용된 금속 액체를 주입하는 것 처럼, 전기 도금(Electroplating)으로 구리를 채워넣는 방식을 의미한다.
이 공정은 '상감기법'이라는 공정으로 고려청자를 만들던 방법과도 매우 유사하다.
청자로 예를 들면, 도자기 표면에 구현하고자 하는 형태의 모양을 파서 공간을 만든 후 거기에 다른 물질을 채우고 구워 원하는 색의 모양과 형태를 만들 수 있다. 이와 같은 방법을 다마신 공정에서도 사용하고 있다.
반도체 공정에서는 금속 배선이 되는 라인(Lead)과 하부 배선과 상부 배선을 이어주는 컨택(Via)이 필요한데, 이를 다마신 공정을 통해 진행하고 있다. 라인과 비아를 차례로 진행하는 경우 single Damascene, 동시에 진행하는 경우를 dual Damascene라고 한다. 공정상 dual damascene 공정이 더 복잡하지만, 공정수를 줄일 수 있어 더 선호되고 있다.
이전 알루미늄에서의 식각은 웨이퍼 표면에 금속막을 바른 뒤, 포토 레지스트를 위에 도포하고 노광하여 필요없는 Al을 깎아낸 뒤, 알루미늄 주변에 유전체를 채워넣는 공정이었다.
그러나, 구리의 경우 금속과 유전체를 넣는 순서가 반대이다.(유전체가 먼저이다.)
배선을 만들 때, 유전체를 먼저 증착한 후 포토 공정을 통해 유전체를 식각한다. 이후, 구리 씨드 레이어를 만든 후 구리를 유전체 사이에 채워 넣고 구리를 갈아서 없애는 과정을 거친다. 이처럼 Al에서와 Cu에서 순서가 바뀐 이유는 구리를 쓰기 위해서는 씨드 레이어를 도포해야하는데, 이를 위해 새로운 증착법이 필요했기 때문이다.
구리 Dual Damascene 공정 과정
1. 소자의 단자(소스/드레인)과 연결된 플러그 위에 Via 가 형성될 하부 산화막을 증착 후 실리콘 질화막을 얇게 증착하고 그 위에 구리 라인이 형성될 상부 산화막을 증착한다. 이후 패턴 위에 PR을 증착하여 포토 공정을 진행한다.
2. 패턴된 PR을 에치 방지막으로 이용하여 에치를 하게되면, 상부 산화막 - 실리콘 질화막 - 하부 산화막이 차례로 에치가 되고 하단의 플러그가 드러난다.
3. 구리 라인의 패턴을 PR을 이용하여 포토 공정을 진행한다. PR을 에치 방지막으로 이용하여 에치를 하여 상부 산화막만 에치한다. 상부 산화막과 실리콘 산화막의 선택비를 이용하여, 실리콘 질화막은 하부 산화막의 에치를 막는 Etch stopping layer 역할이다.
4. 바로 구리를 채우는 것이 아닌, 산화막 층과 하부 영역의 Plug영역에 구리가 확산되지 못하도록 확산 방지층(diffusion barrier layer)을 TaN을 스퍼터링 방법으로 증착한다. 이때 TaN(탄탈륨 질화막)은 매우 얇으며, grain이 없는 비정질 상태로, grain boundary를 통한 확산의 방지가 가능하다. 구리와 TaN사이의 접착력이 낮기 때문에
TaN 위에는 Ta를 올려 접착층(Glue Layer)로 사용한다.
5. 이후 스퍼터링 방식으로 Cu Seed Layer을 얇게 증착한다. 이 Seed Layer는 전해 도금 시 전자의 이동이 잘 일어나게 하여 구리 Grain이 성장하게 하는 Nucleation 역할을 한다.
6. 구리 전해 도금을 진행하면 구리 Seed Layer 위에 구리가 성장하게 되면서 하부 산화막과 상부 산화막의 공간에 구리가 채워진다. 이때 구리는 아래서부터 빈공간없이 잘 채워지며, 표면이 전부 구리로 덮어지면 배선이 절연체와 전기적으로 Isolation 될 수 있도록 상부 산화막의 표면이 들어날 때 까지 CMP 공정을 진행하여 구리를 연마하며 평탄화 및 배선 분리 과정을 진행한다.
추가로, 실리콘 질화막이나 알루미늄 질화막을 증착하여 구리의 산화를 막아주고 상부에 추가의 Via Line 형성 목적의 산화막 증착이 될 수 있도록 한다.
이러한 구리 전해 도금 공정은 전기 화학 반응을 기반으로 이루어진다.
화학 도금 공정은 화학적인 포텐셜 차이로 화학반응이 되며 도금이 진행하는 반면, 전해 도금은 전기적 포텐셜 차이로 전하의 이동에 의해 물질이 이온이 되거나 이온이 원자로 석출된다. 따라서 Step Coverage 특성이 우수하여 공간을 채우는 능력이 좋다.
구리를 석출하기 위해서는 황산구리와 황산이 설비 내에 공급되고 전하의 이동을 위해서는 양극과 음극이 사용된다. 양극에는 구리를 금속상태로 사용하여 구리 이온이 공급되는 소스원으로. 음극에는 웨이퍼를 연결한 상태로 구리가 석출될 수 있도록 한다.
양극과 음극에 전압을 걸어주면, 황산 구리에서 이온화 된 Cu2+가 음극의 웨이퍼 쪽에서 공급되는 전자를 받게 되어 환원의 과정을 통해 구리로 석출되며 이러한 반응은 이전에 증착시킨 구리의 Seed layer 위에서 일어난다. 전자의 이동에 의해 석출된 구리는 Seed layer 구리의 결정성 및 결정의 크기 등의 특성을 바탕으로 성장하며, 이러한 특성에 따라 결정 크기나 방향에 영향을 받는다.
이때 구리는 PVD 등에서 문제가 되었던, overhang 등의 문제나 void가 발생하지 않는데, 이는 구리가 bottom-up의 형태로 화학 반응이 일어나기 떄문이다. 촉진제와 Inhibitor(Levelor)가 Via의 안쪽과 웨이퍼 표면의 구조적 차이에 의해 분포하는 농도가 다르다.
Accelerator(촉진제)
- 전해 도금 공정 중에 구리 이온에 전하의 이동이 잘 일어날 수 있도록 촉매 역할을 하는 첨가제
- 의도적으로 물질을 작게 만들어 트렌치 바닥까지 잘 이동할 수 있어 Via의 바닥면으로 농도가 높고 빠른 반응이 일어날 수 있도록 하는 역할
Inhibitot(Levelor)
- Trench의 개구부보다 크게 물질을 설계하여 웨이퍼의 표면에서 농도가 높고 전하의 이동이 잘 일어나지 않도록 방해하는 역할
Trench의 안쪽에서는 Accelerator에 의한 환원 반응이 빠르게 일어나고, 표면에서는 환원 반응이 느리게 일어나며 Bottom-up 으로 구리의 성장이 일어나여 트랜치의 입구가 먼저 막히는 현상이 발생하지 않는다.
또한, 전해 도금을 이용해 성장한 구리는 다른 증착법을 이용해 성장한 막보다 결정의 크기가 큰데, 이는 Seed를 기반으로 그 위에 석출되며 성장되기 때문이다.
'CVD를 이용하여 증착한 구리 vs. 전해 도금 공정을 이용한 구리'의 Grain의 크기를 비교해보자
CVD를 사용하였을 때보다 전해 도금을 사용했을때의 Grain의 크기가 더 크다. 배선 목적에서 구리의 grain이 크다는 것은 전기적 저항 측면에서 매우 유리하다. ( Grain의 크기가 커지면, Grain boundary가 감소 -> 전기저항이 감소 -> 배선 사용시 저항이 낮아짐)
이번 시간 내용을 정리하면 다음과 같다.
전해 도금법을 사용하여 구리를 석출하고 성장시키면 타 공정 대비 작은 사이즈의 트랜치를 Void 없이 잘 채울 수 있으며, grain의 사이즈를 크게 만들 수 있다. 따라서 저항을 줄일 수 있어 배선용 목적으로 매우 큰 장점을 가지고 있다.
'반도체 공부 > 반도체 공정' 카테고리의 다른 글
반도체 공정 [23] 산화 공정(Oxidation) (2) 산화막 성장, Deal -Grove Model (0) | 2025.02.18 |
---|---|
반도체 공정 [22] 산화 공정(Oxidation) (1) LOCOS, STI 공정 (2) | 2025.02.17 |
반도체 공정 [20] 금속 배선 공정 (2) 알루미늄 배선과 구리 배선 (0) | 2025.02.17 |
반도체 공정 [19] 금속 배선 공정 (1) MOL 공정: 실리사이드(Silicide) 공정, W-plug 공정 (2) | 2025.02.14 |
반도체 공정 [18] 박막공정 (4) ALD(Atomic Layer Deposition) (0) | 2025.02.14 |