반도체 소자 [5] MOSFET (1) MOS Capacitor

 

반도체 소자 [4] BJT(Bipolar Junction Transistor)

 

 

 이번 시간에는 굉장히 중요한 소자인 MOSFET에 대해 알아보자.

 

MOS Capacitor의 구조

 

MOS 커패시터의 구조

 

 MOS 커패시터는 Metal - Oxide - Semiconductor Capacitor의 약자로, 금속 - 산화막 - 반도체의 접합 구조를 가지는 커패시터를 의미한다. MOS Capacitor는 금속과 반도체에 단자가 있는 2단자 소자로, 추후 다룰 MOSFET의 경우 Gate/ Source/Drain/Body의 4단자로 구성되어있다.

 

 

 MOSFET 커패시터의 게이트는 Metal이나 도핑된 다결정 실리콘(Poly-Si)을 사용한다. 산화막은 실리콘에서 성장이 용이한 실리콘 산화막(SiO2)을 주로 사용하며, 최근에는 높은 유전율을 가지는 물질을 사용하기도 한다. 하부 전극인 실리콘은 대부분 n형/p형 반도체로 구성되어있다.

 

 

이상적인 MOS Capacitor의 동작

 

 이상적인 MOS 커패시터는 금속과 반도체의 일함수가 동일하고, 실리콘 산화막 내부 및 실리콘 산화막과 실리콘 계면 등에 원치 않는 전하가 없는 경우를 말한다. 아래 내용들은 기판이 p형일때를 기준으로 설명해보겠다..

 

 

이상적인 MOS Capacitor의 동작 - 1) Flat Band

이상적인 MOS 캐패시터 (Flat Band)

 

 

  Flat Band 상태는 에너지 밴드가 전부 평탄화 되어있는 상태를 의미한다. 이 상태에서는 금속과 반도체의 페르미 레벨이 일직선 상에 있으며, 금속과 실리콘의 일함수도 동일한 위치로 맞추어져 있다.

 

이상적인 MOS Capacitor의 동작 - 2) Accumulation

 

 MOS Capacitor의 게이트에 음전압을 인가하면, 게이트에는 음전하가 생성된다. 산화막에는 분극이 형성되어 M-O 계면에는 (+), O-S 계면에는 (-) 전하가 유도되며 이외 같은 크기로 반도체 표면에는 양전하가 유도된다. 이 양전하는 P형 반도체의 다수 캐리어가 모인 것으로, 반도체의 다수 캐리어가 일정한 구역에 모인다는 뜻에서 '축적(Accumulation)'이라고 한다.

 

Accumulation

 

 

게이트에 음의 전압( V < 0 )이 인가되면, 게이트의 페르미 레벨이 상승하게 된다. 일함수(Work function)는 인가된 전압과 무관하기 때문에, 페르미 레벨의 상승만큼 산화막의 에너지 밴드가 경사지게된다. 따라서 반도체 계면에서는 정공이 축적되기 때문에 상대적으로 p+ 도핑이 강하게 된 것 같은 효과가 발생한다. 반도체 내에는 페르미 레벨이 변하지 않기 때문에  반도체 계면에서 가전자대가 휘어 Ef와 Ev의 차이가 줄어들게 된다.

 

이상적인 MOS Capacitor의 동작 - 3) Depletion

 

 MOS Capacitor의 게이트에 양의 전압(V>0)을 인가하면, 게이트에는 양전하가 생성된다. 산화막에는 분극이 형성되어 M-O 계면에는 (-), O-S 계면에는 (+) 전하가 유도되고, 반도체에는 같은 크기로 음전하(Q_dep)가 유도된다. 이때의 음전하는 자유 전자가 아닌, p형 반도체의 다수 캐리어인 정공이 산화막 계면에 유도된 (+) 분극 전하에 의해 밀려난 것을 의미한다. 즉, 정공이 밀려나고 남은 자리에 (-)극의 Acceptor이온이 음전하를 만드는 것이다. 

 이 상태를 캐리어가 없는 상태라고 하여, 공핍(Depletion)이라고 한다.

 

Depletion Mode

 

 

 양전압이 인가되면, 게이트의 페르미 레벨이 하강한고 산화막의 에너지 밴드도 Accumulation에서와 반대방향으로 기울어진다. 음전하에 의해 페르미 레벨이 Ec에 가깝게 이동하여 진성 반도체 레벨(Ei)와 같은 수준으로까지 이동하게 된다.

 

이상적인 MOS Capacitor의 동작 - 4) Inversion

 

 공핍 상태에서 게이트에 인가하는 양의 전압을 계속해서 증가시키면(V>>0), 산화막에 유도되는 높은 양 전하량을 맞추기 위해 반도체 표면에 소수 캐리어인 전자가 유도된다. 따라서, 실리콘 표면은 정공보다 전자의 농도가 증가하여 국부적으로 n형 반도체 처럼 보이게 된다. 이를 반도체의 극성이 바뀌었다는 의미로 '반전(Inversion)' 상태라고 한다.

Inversion Mode

 

 공핍 상태보다 더 높은 양전압을 인가하면, 반도체의 밴드가 더욱 아래로 휘어져 페르미 레벨보다 Ei가 더 아래에 있는 역전 현상이 일어난다. 

 

 Inversion 상태는 Weak Inversion과 Strong Inversion으로 나뉜다.

 

1. Weak Inversion(약한 반전)

: VG​가 문턱 전압(Vth​)에 도달하기 직전의 상태이다.

 위 상태에서는 반도체 표면에 소수 캐리어가 생기지만, 개수는 많지 않으며 서브스레숄드 전류(Subthreshold Current)가 흐르며 전류가 지수함수적으로 증가한다는 특징이 있다.

 

2. Strong Inversion 상태

: V_G> Vth일때, 전자가 대량 생산되어 채널을 형성하고 전류가 흐를 수 있는 상태.

 반도체 표면이 완전히 N 형으로 바뀌어 동작한다.