[AI&칩 워] 인공지능(AI) 반도체 패권을 놓고 빅테크 기업들이 벌이는 ‘칩 워(ChipWar)’를 파헤칩니다. 반도체 산업에서 펼쳐지는 뜨거운 소식을 독자분들이 알기 쉽게 분석해 드리는 심층 분석 연재물 입니다.
삼성전자 파운드리사업부(사업부장 한진만 사장)가 4나nm(나노미터) 공정에서 80%에 달하는 수율을 확보했다는 소식이 있었습니다. 작년 70%대에서 올해 80%대로 끌어올린 것인데요. 그만큼 자신감을 드러낼 것으로 보입니다. 반도체 뉴스에 종종 등장하는 용어 중 하나는 ‘수율’입니다. 반도체 위탁 생산 기업인 파운드리(foundry) 업체는 왜 수율에 목숨을 거는 것일까요. 오늘AI&칩 워 코너에서는 수율과 비즈니스 모델간 관계를 분석해 볼까 합니다.
파운드리, 미세공정 싸움
반도체 뉴스에 종종 등장하는 용어 중 하나는 ‘수율’이다. 팹리스 기업은 파운드리 기업과 웨이퍼당 가격을 맺고 계약을 맺는다. 이미지는 3nm 반도체AI상상도먼저, 파운드리 사업을 살펴보겠습니다. 주문을 하는 곳은 반도체 설계기업인 팹리스(Fabless)입니다. 예를 들언 애플은 직접 칩을 설계해서 자사 제품에 탑재하는데요. 대표적인 제품군이 아이폰에 탑재하는 A시리즈입니다. 아이폰이 고성능을 내는 비결은 A시리즈 덕분입니다. 현재A18까지 개발한 상태인데요.A18은 총 6코어에 달하는 중앙처리장치(CPU), 6코어의 그래픽처리장치(GPU), 16코어의 뉴럴프로세서유닛(NPU)을 통합한 시스템온칩(SoC)칩입니다. 해당 칩은TSMC3nm공정에서 제작합니다.
팹리스 기업은 칩을 설계한 뒤, 이를 파운드리 기업에 주문 발주합니다. 대만TSMC, 한국 삼성전자, 미국 인텔 파운드리 서비스가 대표적입니다. 사실, 반도체 성능은 미세 공정에 직결돼 있습니다. 공정이 미세할수록 △ 같은 면적에 더 많은 트랜지스터가 집적 가능해 지고 △ 트랜지스터 간 거리 단축돼 전력 소비가 줄어들며 △더 낮은 전압에서도 안정적인 동작이 가능합니다. 또 전력 소비가 줄어들면 발열 현상 역시 적습니다.
TSMC만 놓고 보겠습니다.TSMC는 2018년 7nm 공정을 시작했습니다. 직전 세대 대비 성능은 약 1.35배, 전력 소비는 약 40% 줄였습니다. 그리고 올해 2nm 양산을 목표로 하고 있습니다. 2nm는 7nm 보다 얼마나 성능이 향상됐을까요? 성능은 약 86% 향상된 반면 전력 소비는 약 90% 감소할 것으로 알려졌습니다. 그만큼 미세하면 할수록 ‘괴물 칩’이 될 가능성이 커지는 것입니다.
3nm 공정 1장에 반도체 최대 595개
삼성전자 평택캠퍼스 항공 사진 (출처 삼성전자)하지만 미세공정이라고 하더라도 다 같은 미세공정은 아닙니다. 3nm 공정을 예로 들어보겠습니다. 반도체는 웨이퍼에 각종 패턴을 새기고 이를 잘라내는 다이싱(Dicing) 과정을 거친 뒤 다시 패키징을 해 최종 완제품이 됩니다. 3nm 공정 1장에는 이론적으로 약 595개에 달하는 칩이 나올 수 있습니다. 하지만 꼭 전부 나오는 것은 아닙니다. 수율(Yield)이 관건입니다. 수율은 양품의 비율을 가리키는데요. 수율이 80%라고 하면, 칩 100개 중에 80개가 정상 작동되고 나머지 20%는 불량이라는 뜻입니다.
이론적으로 수율이 80%일 때 3nm 공정 웨이퍼 1장에 양품 약 475개, 수율이 70%일 때 약 416개가 나옵니다. 반면 50%이면 약 297개에 그칩니다. 팹리스 업체는 공정도 공정이지만 수율에 매우 민감합니다. 일반적으로 팹리스가 파운드리와 계약을 할 때는 웨이퍼당 가격으로 체결합니다. 일부 파운드리는 특정 계약 조건 아래에서 칩(다이) 단위로 가격을 책정하기도 하지만, 대체로 팹리스는 웨이퍼 단위로 가격을 지급하는 것이 일반적입니다. 또 설계에 따라 수율이 달라지기도 하기 때문에, 주문자가 책임을 지는 구조입니다.
수율에 따라 다르다...39달러VS45달러
반도체 기업별 생태계 (출처 삼성전자)당연히 공정이 미세하면 미세할수록 팹리스는 파운드리에게 더 높은 금액을 지급해야 합니다.TSMC7nm 공정에서 생산하는 웨이퍼는 1장당 1만~1만2000달러인데요. 3nm 공정은 약 2만~2만5000달러인 것으로 알려졌습니다. 문제는 수율이 70%라면 나오는 칩이 약 416개, 80%라면 475개 입니다. 애플이TSMC를 통해A17프로 칩을 생산한다고 가정해 보면 이해가 쉽습니다. 애플이 만약 2만3000달러에TSMC와 계약을 맺고 3nm 공정에서 생산을 했는데, 수율이 80%라고 한다면 웨이퍼 1장당 475개를 생산하니 1개 칩을 약 39달러에 조달하는 게 가능합니다. 하지만 수율이 70%라고 한다면 가격이 45달러까지 올라갑니다.
여기에 더해 팹리스는 웨이퍼 테스트 비용(약 2~5달러)이나 다이싱 비용(0.5~0.2달러)OSAT(후공정·패키징 및 최종 테스트) 비용(약 10~15달러)을 추가로 지급하는 경우도 있습니다. 팹리스 입장으로선 수율이 개선되면 원가는 더욱 낮아지는 구조인 것입니다.
TSMC는 수율은 3나노의 경우 약 80~90%, 4나노의 경우 80% 이상으로 추정되고 있습니다.TSMC는 여러 공장이 있습니다. 5nm에서는AMD레이젠 7000 시리즈를,TSMC4nm에서는 엔비디아RTX40 시리즈를,TSMC3nm (N3B)에서는 애플A17프로를 각각 생산하고 있습니다.
이번에 삼성전자가 4nm 공정에서 80% 수율을 달성했다는 것은, 그만큼TSMC같은 공정과 경쟁을 할 채비를 했다는 뜻이기도 합니다.
