반도체 공정 [8] 포토 공정(Photolithography) (4) 다중 패턴 (Multiple Patterning)

2025.02.12 - [반도체 공부/반도체 공정] - 반도체 공정 [7] 포토 공정(Photolithography) (3) 포토 공정 분해능 향상 기술(RET)

반도체 공정 [7] 포토 공정(Photolithography) (3) 포토 공정 분해능 향상 기술(RET)

 

 

 오늘날 반도체 칩을 만들때는 매우 촘촘하고 미세한 패턴이 필요한데, 큰 치수의 패턴을 여러번 반복 공정하여 미세한 패턴을 만들어내는 방법이 사용되고 있다.

 

그림[5] 틈 간 간격이 너무 좁아 패터닝이 제대로 이루어지지 않는 (a)를 (b)와 (c)로 나누어 두 번 진행해 틈 사이 간격을 넓히게 되면 원하는 모양으로 패터닝을 진행 할 수 있음

 

 

 

더블 패터닝(Double patterning, LELE)

 

 

 가장 기본적인 형태의 다중 패터닝 방식으로 패턴의 밀도를 두 배 높이기 위해 노광과 식각 단계를 두 번 반복하는 방법이다.  이를 위해서는 먼저 만들고자 하는 패턴을 밀도가 반으로 낮은 2개의 패턴으로 분할하여 2개의 다른 마스크를 만든 후, 이 두개의 마스크를 이용하여 노광과 식각을 2번 반복 진행하면(Litho -Etching, Litho-Etching) 최종적으로 원래 만들려 했던 패턴 밀도를 가지는 패터닝을 할 수 있다. 만일 이것을 3번 반복하면 LELELE, 즉 삼중 패터닝이 된다.

 

 

자기 정렬 스페이서(SADP, Self-Aligned Spacer Double Patterning)

 

 LELE 방식에서 더블 패터닝 기법이 포토 패턴의 측면부에 Spacer를 형성하고 이를 후속 식각 공정을 위한 마스크로 사용하는 방식이다. Line과 Spacer로 구성된 패턴에 얇은 박막을 증착하고 식각 공정을 진행하게 되면 처음 형성된 Line의 양 옆에 Spacer가 생긴다. 이때, 원래의 line 패턴을 제거하고 Spacer만 남기면 패턴 수는 2배로 증가하고 Pitch는 1/2배가 되는 패턴을 만들 수 있다.

 

 실제 패터닝은 2차원 평면에서 진행되는 방식이므로 스패이스 형성에 의해 원치 않는 패턴을 제거하거나 좁은 패턴 gap을 가질 때는 spacer를 형성할 충분한 공간을 가지지 않아 gap-fill된 박막을 패터닝 마스크로 사용해야하는 등의 복잡한 상황이 발생할 수 있다. 

 

 이런 문제가 발생하지 않게 막기 위해서 마스크의 설계에 이런 문제점들을 미리 반영하여 최종 결과물이 우리가 원하는 패턴이 되도록 설계해야 하며, 패턴의 임계지수는 스페이서 형성 및 시작 패턴 제거에 의해 결정되기 때문에 엄격한 공정제어가 필요하다.

 

자가정렬스페이서( SADP ) 후 Spacer를 형성하는 과정을 한  번 더 반복하면 패턴 수를 4배로 증가할 수 있고, 이것을 SAQP라고 한다.