박막공학 [20] CVD 공정 (3) CVD SiO2의 막 특성, DEP & ETCH/ TEOS-O3 기술, Metal CVD

 

박막공학 [19] CVD 공정 (2) CVD 공정의 kinetic modeling과 epitaxy/ Polycide 공정

 

1. CVD SiO2 막

 

반도체 공정에서 사용되는 SiO는 크게 2가지 종류로 나눌 수 있다.

Intrinsic SiO2	순수한 SiO₂ (불순물이 없는 산화막)
Extrinsic SiO2	- SiO₂ 내부에 인(P), 붕소(B) 같은 다른 원소들이 도핑된 형태의 산화막

 

1-1. Intrinsic SiO2

 낮은 온도의 막은 불순물이 많아 막질이 나쁘고, Step coverage가 떨어진다. TEOS 방식은 표면 이동성이 좋아 가장 자주 사용된다. TEOS는 큰 분자로 되어있고 reactivity(반응성)이 우수해 표면에서 분자들이 쉽게 이동하여 좁고 깊은 trench나 hole 구조에도 균일하게 증착 가능하다

 

 

 

1-2. Extrinsic SiO2

 

PSG와 BPSG를 사용하는 이유는 무엇일까? 바로 '표면 평탄화' 때문이다.

 

Reflow (재흐름)
: 반도체 공정에서 특정한 산화막을 고온에서 유리(glass)처럼 녹여서 표면을 평탄하게 만들어주는 현상
반도체 구조 위에 PSG나 BPSG 산화막을 증착하면 높은 온도에서 녹아내려 반도체의 울퉁불퉁한 표면을 평평하게 만듦

 

BPSG와 PSG를 비교해보면 BPSG의 평탄화 효과가 더욱 뛰어난 것을 확인할 수 있다.

 

최근에는 고온을 쓰지 않기 때문에(반응 등의 문제로) BPSG reflow 대신 PSG나 USG(undoped Silicate glass)+ CMP 공정의 형태로 바뀌고 있다.

 

 

2. DEP & ETCH 기술

Dep & Etch 공정
: 박막 증착(Deposition)과 식각(Etching)을 반복하여, 좁고 깊은 틈(gap)에도 빈틈(void) 없이 완벽하게 박막을 채워주는 기술

 

일반적인 방법으로 박막을 채우면, Step coverage가 나빠 void가 생기기 때문에 이 문제 해결 위해 Deposition과 Etching을 반복하는 기술이다.

 

2-1. Dep & Etch 기술의 mechanism

증착과 식각을 계속해서 반복하여 void가 생기지 않게 하는 것이 이 기술의 핵심이다.

이 기술의 공정 장비에는 CVD와 Etch, Sputtering Chamber가 들어가며, HDP CVD가 적용되고 있다.

 

3. TEOS-O3 공정

TEOS-O₃ 공정
: TEOS(전구체)와 O₃ (오존)을 이용해 Plasma Enhanced CVD(PE-CVD) 방식으로 USG (Undoped Silicate Glass)를 증착하는 공정
- 주로 STI나 금속 간의 공극 채움 용도로 사용된다.

 

위 공정은 저온에서 가능한 공정으로, Step Coverage나 Gap Filling 능력이 뛰어나며, STI trench Filling이나 metal gap filling에 매우 적합한 공정이다.

 

 

4. Metal CVD 공정

 

 미세화에 따른 Aspect Ratio의 증가에 따라 Step coverage가 좋은 metal CVD가 개발되었고, 현재 W, TiN, Ti, WSix 등이 사용되고 있다.